控制工程师论坛

您的位置：控制工程论坛网论坛 » PLC与PAC » 关于FPGA中VREF连接参考电压后I/O使用的困惑

happy564

happy564   |   当前状态：在线

总积分：955  2024年可用积分：0

注册时间： 2011-06-28

最后登录时间： 2012-05-22

空间 发短消息加为好友

关于FPGA中VREF连接参考电压后I/O使用的困惑

happy564  发表于 2011/8/5 13:36:53      3545 查看 3 回复  [上一主题]  [下一主题]

手机阅读

EP3C120F780的片子，BANK3,BANK4连接DDR2；根据SSTL-18，BANKK3，BANK4的所有6个vrefb管脚全部接0.9V参考电压；但是除了DDR2使用的pin脚外还有许多剩余的管脚，这些管脚能否像正常的单端管脚一样使用呢？求解惑。。。。

1楼 0 0 回复
  • swy

    swy   |   当前状态：在线

    总积分：8595  2024年可用积分：0

    注册时间： 2006-08-05

    最后登录时间： 2023-08-21

    空间 发短消息加为好友

    swy   发表于 2011/8/5 15:12:01

    只要符合1.8V供电的规范就可以，如LVTTL18。QuartusII有自动检查IO分配合法性的功能，为何不使用一下？
    2楼 回复本楼

    引用 swy 2011/8/5 15:12:01 发表于2楼的内容

  • xuwenbin

    xuwenbin   |   当前状态：在线

    总积分：4115  2024年可用积分：0

    注册时间： 2007-06-08

    最后登录时间： 2023-08-16

    空间 发短消息加为好友

    xuwenbin   发表于 2011/8/5 20:06:43

    我觉得也要具体看应用。首先当输入输出是可以的，不过输入输出的门限电平不同了。
    3楼 回复本楼

    引用 xuwenbin 2011/8/5 20:06:43 发表于3楼的内容

  • aaing

    aaing   |   当前状态：在线

    总积分：27966  2024年可用积分：0

    注册时间： 2007-04-27

    最后登录时间： 2023-08-21

    空间 发短消息加为好友

    aaing   发表于 2011/8/6 9:51:29

    可以通过Altera技术支持了解
    4楼 回复本楼

    引用 aaing 2011/8/6 9:51:29 发表于4楼的内容

总共 , 当前 /

高级回复 | 发新主题

      发表新帖
  1. 热门版块
  2. 厂商专区

Powered by 控制工程网
© 2024 bbs.cechina.cn

经营许可编号：京ICP证120335号 公安机关备案号：110102002318 服务热线：010-82053688