您的位置:控制工程论坛网论坛 » 嵌入式系统 » 微型硬盘驱动技术与嵌入式应用整合方案

mcumao

mcumao   |   当前状态:离线

总积分:1503  2024年可用积分:0

注册时间: 2006-01-20

最后登录时间: 2007-06-11

空间 发短消息加为好友

微型硬盘驱动技术与嵌入式应用整合方案

mcumao  发表于 2006/11/29 14:07:28      1007 查看 0 回复  [上一主题]  [下一主题]

手机阅读

   目前,硬盘驱动器采用的主流接口是高技术配置接口标准(ATA),即IDE接口,而且绝大多数硬盘驱动器都采用了并行ATA接口。部分硬盘驱动器同时也支持CF (Compact Flash)规范、安全数字输入/输出(SDIO)标准和串行ATA规范。由于并行ATA和CF是便携手持市场的最普遍的两个标准,因此本文侧重讨论这两个规范。CF 3.0规范能够在与标准IDE完全相同的真IDE模式下操作。与CF2.1相比,CF3.0增加了极端直接内存访问(Ultra DMA)模式。

    通常,硬盘驱动器并不需要支持所有的模式。目前,1.8英寸硬盘能够支持所有的模式,1英寸硬盘能支持到UDMA4模式。考虑到便携消费类市场对尺寸和功耗的要求,因此本文侧重于讨论1.8英寸或更小尺寸的硬盘驱动器。这些微硬盘的实际数据吞吐量远小于他们的理论值。硬盘的直径直接影响了数据传输率。例如,1英寸硬盘驱动器比2.5英寸硬盘驱动器要慢许多,这是因为硬盘外直径变小,意味着外围磁轨的最快线速度也将同样变小。


图3 采用专用的QuickLogic IDE与SDRAM控制:通过对主存储器的直接存取,采用外部硬件中专用的QuickLogic IDE与SDRAM控制器来加速硬盘驱动器的读写速率。

缺点
    本硬件方案既简单又直接,但设计师需要考虑与主微处理器架构和等待时间相关的数据吞吐量的潜在瓶颈。因此必须认真考虑平台的系统性能。例如,在便携式媒体处理器中,有可能存在图像处理器共享同一个总线。因此,如果希望得到更高的性能,可以考虑采用Quick Logic IDE与SDRAM控制器设计方案。

QuickLogic IDE与SDRAM控制器
优点
    如果主处理器的本地总线或SDRAM控制器,允许外部设备来控制总线并直接向主存储器写入数据,那么桥接器可以向主存储器直接存取512字节扇区的数据。这样将大大节省主处理器的周期,消除主处理器对局部总线进行传输请求的响应等待时间,并且可以减少微处理器进行磁盘相关数据传输操作的执行时间。这使得主处理器可以同时运行其他系统进程或降低操作速度来节省功耗。主处理器并不积极地参与跟硬盘驱动器之间的数据传输。预先在主存储器中写入数据,可以防止在执行中出现遗漏。主存储器更快且更有效的数据传输,可降低硬盘驱动器的活动时间以及硬盘驱动器的整体功耗。根据具体应用的不同,功耗降低的程度也不相同。一个完整的单芯片配套解决方案是由硬件来控制数据的传输,从而大大增强系统的性能。由于基本数据的传输都在硬件中进行处理,不必再担心中断反应时间和中断堆栈。UDMA的ATA-66也应能够在这方案中被实现,而且更能有效地提高系统性能。

缺点
    一般情况下,只有一个外部主设备可以对SDRAM进行直接访问。大部分具有外部图形协处理器或者其他相关硬件加速器的CPU,都具有专供该外部设备使用的SDRAM控制,使得IDE失去了用武之地。虽然可编程QuickLogicIDE桥接处理器中使用的某些仲裁逻辑可以允许超过一个总线主控,但是一般情况下,系统要求专用硬件加速器必须具有优先级别和总线读写。本方案有利于提升系统性能和驱动程序开发,但是随着系统内存总线速率的提升和向DDR SDRAM技术的转移,允许外部内存总线主控的CPU已经不再是主流产品。而且,由于SDRAM控制器和用于控制的外部总线接口,这种方案还需要配备更多的逻辑电路,这就不可避免地增加了该设计的成本。

性能测试
    用于低功耗应用领域的嵌入式处理器缺乏硬盘控制器,这使得系统设计师不得不自己解决连接性难题。 支持下一代迷你硬盘的标准如CE-ATA(类似SDIO协议)和iVDR(基于串行ATA)可能进一步延缓在新SoC上硬盘驱动器控制器的出现。

    然而,由于处理器和硬盘消耗了大量的系统功耗,因此,要想实现主内存和硬盘驱动之间的更有效的信息传递必然会影响电池的寿命。巧妙地采用桥接器,可以提高主内存和硬盘驱动这两个子系统处于节电状态的时间百分比,从而实现更高的电池效率。

    QuickLogic提供了超低功耗的IDE桥接控制器作为配套芯片来连接低功耗嵌入式处理器,从而在提升系统性能的同时减少了硬盘存储相关作业的CPU占用率,最大限度地降低了功耗。QuickLogic提供的IDE桥接器可以在实际应用中实现10Mbps~13Mbps的数据传输速率。尤其是该产品基于QuickLogic 微瓦FPGA技术,这意味着移动平台系统设计师可以跨越基于传统SRAM的FPGA造成的功耗限制和CPLD性能的挑战。同时它还遵循正兴起的总线标准,并具有整合额外系统功能的能力。

    人们越来越意识到,在便携式系统增加额外系统功能的同时,必须注意其对电池寿命的影响。系统性能和功耗的最佳搭配,是通过在基于可编程逻辑的配套设备中,用硬件方法实现大量的数学算法和数据通道管理,而不是在嵌入式处理器上用软件的方法来实现。QuickLogic配套芯片方法可以为系统设计师提供更多的工具来权衡系统性能和功耗,从而实现最佳搭配。

1楼 0 0 回复