您的位置:控制工程论坛网论坛 » 教程与手册 » Verilog HDL的发展与特点!!

dqfxm2003

dqfxm2003   |   当前状态:离线

总积分:3995  2024年可用积分:0

注册时间: 2005-10-21

最后登录时间: 2011-01-14

空间 发短消息加为好友

Verilog HDL的发展与特点!!

dqfxm2003  发表于 2006/1/9 9:37:33      3014 查看 3 回复  [上一主题]  [下一主题]

手机阅读

   HDL是硬件描述语言(Hardware Description Language)的缩写。HDL巳有多种,
但最流行和通用的只有Verilog HDL和VHDL两种。Verilog HDL起源于1983年的GDA
(Gateway Design Automation),而VHDL出现较晚,最初是由美国国防高级研究计
划局(DARPA)创立的。
    Verilog HDL是在应用最为广泛的C语言基础上发展起来的一种硬件描述语言,
它是由GDA公司的Phil Moorby于1983年创建的,最初只设计了一个仿真与验证工
具,之后又陆续开发了相关的故障模拟与时序分析工具。1985年Moorby推出了它的
第三个商用仿真器Verilog-XL,获得了巨大成功,从而使venl。g DL得到迅速的推
/一和应用。1989年CADENCE公司收购了GDA公司,使Verilog HDL成为该公司的
独家专利。1990年CADENCE公司公开发表了Verilog HDL,并成立OVI(0pen Verilog 
International)组织以促进Verilog HDL语言的发展。1995年Verilog HDL成为IEEE
标准,即IEEE Standard 1364—1995。
    VHDL是Very High Speed Integrated Circuit HDL的缩写。VHDL是在ADA语言
基础上发展起来的。尽管VHDL得到美国国防部的支持,并于1987年就成为IEEE
标准(IEEE Stansard l076—1987),但出于ADA语言的使用者远远少于C语言,它的
普及程度也就远远落后于Verilog HDL。
   Verilog HDL简单而优美。描述硬件单元的结构简单且易读。相比较而言,VHDL
的描述长度是Verilog HDL的两倍。
    设计者只要学会vonlog一门语言,就可以应付逻辑设计中所有方面的事情。例
如,在设计仿真中,所需要的功能模块,层级结构、测试向量以及人机交换等都可以
用Verilog来实现。

   Verilog HDL不仅简单、规范,而且容易学习和掌握。它非常类似于C语言编程。
因为C语言是一种应用最广泛的编程语言,绝大部分设计者都熟悉C语言,所以学
习Verilog也就容易多了。
    在美国的许多著名高校如斯坦福大学、南加州大学等,都将Verilog HDL作为主
要授课内容,这与我国高校多偏重VHDL语言教学的现实形成了明显反差。原因是
Verilog HDL原先是公司的私有财产,比VHDL标准化晚。而作为国际标准,必须要
放弃专利。

1楼 0 0 回复
总共 , 当前 /