-
-
手机阅读
九﹑电路板设计的考量
在前章节有提到噪声辐射的主要来源有三个﹐一个是共模电压﹐一个是电流回路﹐另一个则是天线的长度﹐因此我们在电路板设计和Layout时﹐如何处理这些问题呢﹖也就是如何把这三个观念﹐充分运用在实际的电子产品设计中﹐便是本节所要讨论的重点了。
当然我们第一个面临的课题﹐就是降低共模电压（VcM）﹐共模电压是存在哪边呢﹖基本上共模电压就是存在于接地上的噪声电压﹐在第六节中的共模和异模讨论中已有分析VCM = ICM X RG﹐因此我们第一个要降低ICM噪声回路电流的大小。
而这个ICM怎幺来的呢﹖在图十三中可以看到在反向器1和反向器2中﹐分别有I1﹑I2的回路电流存在﹐因此ICM和电路板使用的组件有关﹐因此队了改变组件外﹐并无其它较好的方法来降低这个参数。
在实际运用上有些对策工程师会考虑在重要IC组件的接地脚位上﹐加一些电感及bead的组件﹐希望能达到降低ICM的效果﹐事实上这个方法是一个错误的方法﹐因为从VCM = ICM X RG的角度来看﹐加上bead往往只会提高了RG的阻抗﹐这反而会使得VCM 值更大噪声反而变得更差﹐当然大某些情况下﹐在一些IC组件的接地脚位﹐适当的预留bead脚位﹐然后对策时加上bead﹐有时也能改善某些噪声的辐射。
在RG的考虑上则从图十三中可以看到﹐不同的回路电流有着不同的阻抗存在﹐这是因为各各回路电流所走的路径是不相同的﹐就一般的电路板layout走线来考量﹐如果假设噪声为100MHz的频率﹐则每一英寸（2.45cm）的长度约有12.5Ù 的阻抗﹐也就是回路电流走的愈远﹐那幺相对于共模电压也就会变大。
在前面已提到回路电流ICM往往无法降低﹐而和使用的组件本身特性有关﹐因此如何降低回路阻抗﹐则是设计上一个重要的方向﹐也就是在电路板layou香﹐如何规划重要IC组件都能有最低的回路阻抗﹐即为EMC layout的重点。
而第二个影响因素回路电流所绕的面积﹐也就是噪声辐射和电流回面积成正比﹐当回路面积愈大时﹐则相对产生的辐射时也会愈大。
很多设计工程师或EMC对策工程﹐往往无法了解适当控制回路阻抗的重要与效果﹐而将重点放在一些Clock信号的处理上﹐在此笔者用一个实际电路板Layout的范例来计算说明这些差异。
上两个图为同一个IC组件﹐但是接地回路的走法是不同的差异﹐首先来计算这两种不同layout上所产生的VCM 大小。
VCM 15=ICM X 12.5 Ù x 9inch=112.5ICM
VCM 16=ICM X 12.5 Ù x 5inch=62.5ICM
VCM 15和VCM 16分别代表图十五和图十六的共模电压﹐由于走的路径长度不同﹐
所以产生的共模电压也是不相同﹐接着计算由共模电压所引起的辐射大小﹐在先前也有提到辐射大小和其所绕的面积成正比
R15 = 112.5ICM x 2inch x 3inch= 625ICM
R16 = 62.5ICM x 2inch x 1inch= 125ICM
R15 和R16分别代表图十五和图十六的辐射量﹐这两着的差异可以计算如下
201ogR15/R16 = 625ICM /125ICM =201og5 =14dB
从上述的计算中可以知道﹐虽然我们无法确实计算出图十五的实际噪声辐射大小﹐但是我们可以知道图十六的layout方式﹐会比图十五小了14bB的辐射量﹐假若图十五的辐射为40dB﹐那幺重新layout后噪声会降低为26dB﹐也就是说如果限制为30dB,那幺这个产品就可以由原来超过10dB﹐变成比限制值低4dB。
由这个实例分析来看﹐电流回路走线的长短和回路所绕的面积﹐就是决定EMC电路板layout的原则和方向。
当然上述的范例是以单面板来考量﹐而现在大部分的电子产品基于轻薄短小的应用﹐几乎都是经多层板来处理﹐在多层板上的应用﹐基本上还是相同的思考逻辑﹐只昌较为复杂。
影响共模辐射最后一个因素就是天线﹐一般来说﹐天线的辐射机制较为复杂﹐这部分的讨论将留待合续章节再详细说明介绍。
基本上天线的考量都和产品内外的连接线有关﹐也就是在产品内部和外部的一些导线﹐都有可能成为造成共模辐射的天线﹐至于是吗一条﹐一般来说是无法事先计算或是预估出来﹐这也是EMI最困扰的地方﹐因为噪声的辐射对产品的设计来说﹐椒一个不要的信号﹐这些都不是在实际中所要考量的东西﹐计算这些东西对产品中那些连接线椒造成辐射的来源﹐并进而做适当的对策处理。
整体而言﹐电路板layout的设计考量﹐就是从阻抗和回路面积来着手,这一部分在设计早期时就必须决定好,否则事后要另外处理,往往是非常困难,
而天线的诊断则是属于较后期的考量,经过产品的实际测试后,利用诊断方法找到产生辐射原因的连接线,然后再加以有效降低噪声。
十、基本辐射来源时脉信号(Clock)
在数字电路里面最强的高频电压和点六,一般是由时脉信号(Clock)所产生,由于时脉的作用主要是提供一各方波震荡信号,而使得电子产品能够适当的运作在电路上为了减小时间的不确定度,通常设计时会采用较快的上升时间(rise time )和较高的驱动能力(drive capability)来达到较佳的功能特性。
但是从EMI的噪声辐射角度来看,这些快速的上升时间和较大的驱动能力,往往是造成噪声变得较大的主因,因此若能使上升时间变慢并且降低驱动能量,那么就能有效的降低高频噪声的辐射,也就是说对于时脉信号的电流和上升时间,都必须要有所限制,这也是处理时脉信号的原则。
事实上,处理这两个地方往往和R&D设计的考量是相反的,这也就是在先前的文章中一直有提到,为何处理EMI的问题并不是一开始就朝时脉信号着手,虽然时脉是基本的辐射来源﹐但是它也是整个电子产品运用的关键﹐因此在这边做一些噪声抑制处理﹐很容易影响到产品本身功能的特性与品质。
时脉信号是产生一个理想的方波信号﹐通常若是一个理想的方波﹐则其相对在频域中的谐波﹐会以6dB/octave的方式衰减﹐也就是愈到高步时其辐射量会愈小﹐如果我们把升时间tr加长﹐那幺相对于频域中的高频谐波﹐会以12dB/octave更快的速度衰减﹐参考图十七的说明。
在图十七可以看到有两个因素可以决定不同的频谱衰减曲线﹐一个即为上升时间tr,当tr愈大时﹐则在频域中的衰减崩溃点会愈小﹐因此愈是高频的噪声其衰减会愈快﹐另外一个就是限制时脉电流的大小﹐此点会影响到整个频谱上谐波的强度大小﹐电流愈大时﹐则相对在频谱上也会产生较大的噪声强度。
从上面的分析中可以给我们一个思考方向﹐也就是在产品设计是如何选择适当的IC组件﹐而能适当的减低噪声的辐射﹖这似乎看起来是一个蛮困难的问题﹐在一些重要的IC组件﹐有时往往会有不同的厂牌和相类似的功能特性﹐要如何选择呢﹖当然首行的条件是在不影响到产品设计的功能跟品质时﹐选择是升时间较大和输出电流较小的组件。
如果时脉信号都是接近理想人方波信号﹐那幺从时域和频域相互对应来看（复利叶转换）﹐高频人谐波噪声应该都会逐渐衰减﹐但是在实际的产品测试上往往不是这个样子﹐而是高频噪声往往会在某频带内升高许多﹐这就是实际的方波时脉信号中﹐并非是完全理想的方波﹐而会存在着一些过量电压（overshoot)和连波（ripple）的现象﹐由于这些现象的存在就会使得频域中的高频噪声增大﹐此点可以参考图十八。
在图十八中可以看出﹐当方波的波形上若有较多的连波（ripple)﹐则在频域中也会使得高频部分的辐射增大﹐方波若是愈平顺﹐则在频域上的高频谐波就较不容易出现。
了解这个道理后﹐我们很容易知道如何运用示波器来分析时脉信好坏﹐并进而降低其在频域中谐波噪声。
为了让读者能对于时脉信号的特性跟处理有更清楚的认识﹐在此我们用一个实际的电路例子﹐并配合示波器所量测到的波形来说明﹐因为如果只是一堆完美的理论﹐但是没有实务运用的价值﹐通常只会将EMI的问题变得更为复杂﹐所以对任何相关的理论分析也都要考虑到实务运用上的角度。
在图十九中是一个电子产品实际的震荡电路图﹐我们选择了两种不同的速度的IC组件更换﹐来比较辐射噪声的差异﹐74HC04是属于较高速的组件而 74HCU04则是属较为低速的组件﹐从图二十的示波器量测中﹐可以看到低速IC所产生的方波波形较为平滑﹐而高速的IC组件所产生的方波﹐则明显的有一些连波存在。
这两者对感动实际辐射的情形会有多少影响呢﹖在图二十一中为只更换不同的IC组件﹐其它电路板上所有的条件完全一样所测试出来的频谱图﹐我们可以很明显的看出来﹐使用低速的74?HCU04其频谱图上的一些高频噪声会比74HC04高的多。
使用74HC04测试结果 使用74HCU04测试结果
使用74HC04测试结果 使用74HCU04测试结果
在图二十一中可以看出来﹐左右两边的噪声图﹐其高频的影响虽然存在﹐但是并没有很大的差距﹐而比较图二十示波器两边的图形﹐可以明显看出两者所产生的波形有很明显的差距﹐这中间有什幺涵义呢﹖
也就是说我们花了很多时间去处理时脉的信号﹐但是其对噪声辐射的抑制往往也只有2dB到5dB的效果﹐反观在第九节中有提到适当回路电流路径的处理﹐就能降低了14dB的效果﹐因此这也 就是为何在产品无法符合测试时﹐我们不会首先处理一些时脉信号的主要原因了。
但是在产品一开始的设计过程中﹐如果能预先把这些时脉信号处理好﹐那幺在后续的一些噪声问题上﹐就会明显小很多﹐也将会使得噪声的对策处理较为容易。
为了让读者能有更清楚的认识﹐下面我们再举一个实际的例子说明。
在图二十二中是一个更完整的震荡电路﹐里面使用了许多的电阻跟电容﹐我们尝试将电阻R35的值改变﹐然后由示波器中来分析时脉波形的好坏﹐从途中可以比较出来﹐当使用0Ω ﹑500Ω 和1KΩ 这三种的电阻值﹐其所产生的波形都会有不同的差异﹐电阻值愈高则时脉波形愈平滑﹐也就是对于频域中高频噪声的衰减效果愈好。
图二十二 调整电阻值大小改变时脉波形
