您的位置:控制工程论坛网论坛 » 仪器仪表 » 可编程逻辑器件可重配置性的应用

zlj

zlj   |   当前状态:离线

总积分:312  2024年可用积分:0

注册时间: 2007-04-02

最后登录时间: 2007-04-12

空间 发短消息加为好友

可编程逻辑器件可重配置性的应用

zlj  发表于 2007/4/3 3:40:15      930 查看 2 回复  [上一主题]  [下一主题]

手机阅读

[关键词] :

    利用可编逻辑器件 PLD 的可重新配置的特点,设计人员可以迅速地修改设计,在生产的开始阶段,甚至在产品送到用户手中后,还可以修改。尽管可重配置性有这些优点,它的大量应用也可能极有价值,但是在批量生产阶段,可重配置性的应用并不多见。除了用于少量硬件的升级,也可以利用 pm 的可重配置性来修改用户系统的功能或者将它升级,甚至可以通过远距离的专用设备来实现重配置。使用可重配置的 PID’可以在一个基本设计的基础上实现整个产品系列,从而节省产品开发及生产的成本。本文以可重配置视频处理器为例,讨论上述问题。这个实例是由数字视频设备供应商

    hell&Wileox 开发的。利用不同的配置,视频处理器可以实现帧同步、音频信号处理、去噪、高宽比转换和颜色修正等各种功能。

PLD 可重配置技术

    利用 PLD 的可重配置性来设计样机,大家并不陌生 ; 但是 PLD 能够在系统工作时重新配置,则是近几年的事。尤其是使用 SRAM 的重配置可选项器件的出现,使得在系统中改变 PID 的功能成为现实。在这种 PLD 中是用 SRAM 来保存配置资料,这些资料决定器件的内部连接和功能。因为 SRAM 中的资料在电源关闭后便失去,必须在 pm 外面保存这些配置资料,在启动时装到器件中。只要把新的配置资料装到器件中去,就可以完全改变它的功能,所以,可以很容易在一件产品上实现不同的功能。如果用有智能的主机来控制配置过程,那么在器件装到系统中后,仍然可以重新配置,便于在现场升级或者修改设计。

设计一个可重配置的产品

    D1 处理器是 Snell&Wilcox 用于可重配置产品的基本设计,它由 SID 输入和输出器件,两个 PLD ( Altera 公司的 FLEX10K ),微处理器,及 SRAM 和 Flash 存储器组成(图 1 )。 D1 处理器产品的不同功能是利用 EPF10K50V 实现的 DSP 操作以及装在 SPAM 里面的查找( LUT )来实现的。微处理器控制 PLD 的配置,管理保存在存储器件中的资料,并且处理新的配置资料的读入。

按此在新窗口浏览图片

    目前,有五种产品使用 Dl 处理器:纵横比转换器,数字画面定位器,视频信号减噪器以及两种同步器。数字画面定位器和同步器都只用一个 PLD 。在不同的产品中, PLD 使用的 I/0 配置略有变化 ; 每个 I/0 脚的位置和功能由每一个产品的配置决定,不用的 I/O 脚则置为三态。在每一个器件中,不同的配置使用 40%-95% 的逻辑资源,在 10 个 EAB 中用了 4 - 8 个实现存储器功能。图 2 是数字画面定位器的方块图,在 240 脚的 EePFlOK50V 中,数字画面定位器使用了 75% 的逻辑单元。使用 Dl 处理器的另一项产品是视频减噪器。与画面定位器不同,视频减噪器需要两个 PLD :一个输入器件和一个输出器件。

    图 3 是输入器件的方块图,与画面定位器相同,输入器件包含由 EAB 中的 RAM 构成的 FIFO ,处理放大器和输出格式化电路。与画面定位器不同的是,视频减噪器中的处理放大器不对资料进行任何映射变换。视频减噪器的主要功能是由噪音滤波器完成,噪音滤波器将非线性 LUT 中的曲线作用于视频帧,并实现低通滤波的功能。根据保存在 SRAM 中的过去帧的特徽,微处理 器将曲线资料装入非线性 LUT 。因为滤波可能只对视频帧的部分资料进行,在资料从噪音滤波器中输出之,前,要采用垫整延迟 ( 在 EAB 中实现 ) 对其进行重新同步。这个设计使用了 EPF lOK50V 器件 4l% 的逻辑单元, 20% 的存储位和 98% 的 I/O 脚。

按此在新窗口浏览图片

     视频减噪器的输出器件由垂直滤波器,水平滤波器和中值滤波器组成, ( 图 4) 。视频记忆体保存过去帧的资料作为滤波器以及脉冲和运动检测器的参考。水平滤波器之后的 LUT 保存用于处理视频资料的映射曲线, LUT 中的曲线资料由处理器装入。组合器利用几个加法器和选择器构造输出的视频帧,其中的可配置反馈路径允许微处理器按照噪音的特点,确定用由那个滤波器处理资料,以及滤波器的阶数。这个过程可能会导致视频帧不同部分失步,在必要的时候,由两个 EAB 组成的垫整延迟电路对资料重新进行同步。该设计使用了 EPFlOKMV 中 440/o 的逻辑单元, 41% 的存储位和 630/ 。的 I/O 脚。

按此在新窗口浏览图片

    在 Dl 处理器的基础上可以设计更多的产品。实际上,只要能满足插板 I/0 接口的要求,并能装入这两片 PLD 中,就可以用 Dl 处理器来开发新产品。在使用 Dl 处理器的产品中, DSP 功能只是可重配置产品的一项基本功能。其它的资料处理功能,尤其是同步的流水线操作也是很好的待逸功能。分析表明,所选用的 PLD 和存储器,限制了在可重配置产品中实现一项设计。

在用户现场修改 - 个基于 PLD 设计的可选项

    允许在使用现场更新基于 PLD 的设计的选项有几种。这些选项是否要都有必要,取决于设计的实现方式。某些修改甚至不需要对器件重新编程,这取决于它本身的扩展程度。例如, P 山中的存储器也许会用来保存器件工作的基本资料,例如 DSP 滤波器的系数, LUT 内容和微处理器指令等。可以在器件工作时把新的资料装到这些存储器中,从而最大限度地避免系统中断工作。如果修改或更新过程要求器件重新配置,原来的配置资料就被更换掉。尽管更换存储配置资料是一个简单的方法,对存储器重新编程则更好。

 

按此在新窗口浏览图片

    使用 Dl 处理器的产品的配置是由处理器来完成, Flash 存储器用来存储配置资料。微处理器操作码也存放在 Flash 存储器中,只不过在工作时装入 SRAM ,以获得更高的执行速度。在现场操作时,配置资料是在微处理器控制下装到 Flash 器件中 ( 图 l) 。新的配置文件通过 RollCall 的网路介面传送。所有使用 D l 处理器的产品都有 Rolled 介面。

    在 Dl 处理器中是用 ROIlcan 介面接收新的配置资料。如果用别的可重配置产品,也可以通过 PCI 等介面做同样的事。不论是用什么器件,关键是设计配置主机。微处理器、微控制器,甚至其他的可编程器件都可以作为配置主机。如果配置方案和配置资料的来源是有限的,那么也可以用别的 PLD 充当配置主机。 DI 处理器的设计人员希望从远端进行配置,因而使用一个在相同的 hell&Wileox 网路中可以用其它器件控制的智能主机。

    利用 Rolled 网路, PC 可以控制各个单独板卡的运作和重配置。 PC 可以将配置资料传送到网路中的任何一块板上,所以,只要 PC 能够识别,新的配置文件就可以转送给 Roiledl 网路上的终端用户。转送方式包括互连网下载,通过 E-maH 或用磁盘传送等。这一方案还允许远端的生产者连接到 RoIleall 网路上,控制使用 D l 处理器的产品的配置。

    如果用 Altera 的术语,在 D1 处理器中, pLD 的配置是通过”被动串列配置方案”实现的。在该配置方案中, pLD 是被动地接收资料,由一个外部主机 ( 在 Dl 处理器中是微处理器 ) 来控制配置过程 ( 图 5) 。还有其它的配置方案。在一些配置方案中, FLEX 器件的资料并行传送,同步或非同步配置;也有一些配置方案,配置过程是在 EPROM 器件控制下完成的。从 FLEX 器件的角度来看,这些配置方案是通过将器件的两个专用引脚 (MSELO 和 MSELl) 设置为不同的状态 ( 高或低 ) 来确定的。

按此在新窗口浏览图片

    在被动串列配置方案中,当处理器加在 FLEX 器件的 IICONF IG 引脚上的电平发生从低到高的变化时,配置过程就被启动。之后,处理器把配置资料加到 FLEX 器件的 DATAO 寻脚上,并在时钟信号 DCLK 的同步下,将配置资料以串列方式写入器件。当第一个器件配置完成后,它的 nCEO 脚启动第二个器件的 nCE 在被动串行配置方案中,当处理器加在 FLEX 器 nCONF IG 脚上的电平从低变成高时,配置过程便开始。之后,处理器把配置数据加到 FLEX 器件的 DATAO 脚上 ; 在时钟信号 DCLK 的控制下,配置数据以串行方式写入器件。当第一个器件配置完成后, nCEO 脚激活。第二双器件的 nCE 脚,表明随后到来的配置资料是用于第二个器件的。当第二个器件把 CONF 。 DONE 脚置为有效状态时,处理器认为配置过程已经完成。重新配置两个器件的整个过程以及用更新的配置重新启动板卡的时间大约为 5 秒。在这一过程中板卡不输出任何视频信号。将来,新型号的产品将用更短的时间来完成配置。为了做到这一点,pm 将采用被动并行配置方案。而且,两个器件将各自更新自己的配置,从而保持第二个器件的视频输出。总而言之,这将产生大约 lO 帧的视频延迟 ( 不到 0.5 秒 ) 。

    在 D1 处理器中,是通过编程脚写入处理器代码来控制 PLD 的配置。在正常工作时,这些编程脚还作为 I/O 脚使用。另一个方案是设置微处理器使之通过 IEEE 1149.1JTAG 链配置器件。如果 PLD 在板级测试中已经连接在 JTAG 链上了,这个方案是非常方便的。 Snell&Wileox 公布了用于这一配置过程的开放的 C 程式源代码。程式码可以编译为 l6 位或 32 位元的处理器程式,该程式解释存放在系统记忆体中的编程资讯并将其直接写到 TDI 、 TCK 和 TMS 等 JTAG 引线上去。服从 JTAG 标准的器件中的测试访问端口 (TAP) 状态机回应上述信号,并将配置资讯写入器件内的地址中去。利用这一方案,可以对 JTAG 链上任何数量的 PLD 编程,既使存在不可编程的器件,也没关系。

    可重配置产品的最大优点是可以降低测试和生产成本。例如,在一块 pc 板上可以安装几个产品,但只需要一个测试方案。另外,由于可以用相同的生产线,也简化了生产工艺。在 Snell&Wileox 公司,使用 Dl 处理器的产品都用相同的 ATE 测试,只是通过生产过程中的 pm 编程,形成不同的产品。 p 山的可重配置性在现场调试中也有很多潜在的益处。例如,一种可能的配置是诊断模式。诊断模式的配置文件可以用 E-mail 传送给用户或者由用户下载得到,以便跟纵一个问题,由此得到的资料则可供生产部门进行分析。这项功能与远距离装置结合起来,将使生产部门无须亲临现场便可调试最终用户设备。

1楼 0 0 回复
  • JNZHLF

    JNZHLF   |   当前状态:在线

    总积分:2642  2024年可用积分:0

    注册时间: 2006-12-25

    最后登录时间: 2012-12-29

    空间 发短消息加为好友

    JNZHLF   发表于 2007/4/2 23:00:36

    2楼 回复本楼

    引用 JNZHLF 2007/4/2 23:00:36 发表于2楼的内容

  • lj7071

    lj7071   |   当前状态:离线

    总积分:3110  2024年可用积分:0

    注册时间: 2007-03-21

    最后登录时间: 2008-02-13

    空间 发短消息加为好友

    lj7071   发表于 2007/4/3 3:40:15

    写得不错,学习了,谢谢了,也顶一下

    3楼 回复本楼

    引用 lj7071 2007/4/3 3:40:15 发表于3楼的内容

总共 , 当前 /