-
-
手机阅读
随着网络通讯技术的高速发展，宽带接入技术成了当前电信接入技术的热点。由于早期的宽带技术以ＡＴＭ为核心，各大厂家提供的核心芯片和线路接口芯片都是基于ＡＴＭ技术的。而数据网络主要以ＴＣＰ／ＩＰ为核心，因此，为了解决ＡＴＭ和ＴＣＰ／ＩＰ的融合问题，就需要在ＤＳＬＡＭ设备上提供ＡＴＭ到以太网的转换。但转换过程中需要进行大量的数据处理，因此容易产生系统瓶颈，而上联卡的设计就是为了解决在ＤＳＬＡＭ设备中的ＡＴＭ信元和以太网帧之间的高速转发问题。本文提出了一种基于网络处理器ＩＸＰ１２００的上联卡设计方案，并对该方案的实现过程进行了详细分析。
１ 网络处理器ＩＸＰ１２００主要特性
网络处理器是一种硬件可编程器件，通常是一种芯片，它是专门为处理网络数据包而设计的。通过对硬件架构和指令集的优化，该网络处理器不但可提供线速处理数据包的高质量硬件功能，同时还具备极大的系统灵活性。
ＩＸＰ１２００是英特尔公司生产的一款高档网络处理器，也是ＩＸＡ（Ｉｎｔｅｒｎｅｔ Ｅｘｃｈａｎｇｅ Ａｒｃｈｉｔｅｃｔｕｒｅ）架构的核心产品。ＩＸＰ１２００的内部结构如图１所示，它内含１个主频最高可达２３２ＭＨｚ的处理核心ＳｔｒｏｎｇＡＲＭ、６个ＲＩＳＣ结构的可编程微引擎（每个微引擎包含４个硬件线程）、６４位和最高１０４ＭＨｚ的ＩＸ Ｂｕｓ、３２位的ＳＲＡＭ接口单元（工作频率为核心频率的一半）、６４位的ＳＤＲＡＭ接口单元（工作频率为核心频率的一半）、３２位和最高６６ＭＨｚ的ＰＣＩ总线接口单元等。ＩＸＰ１２００通过ＦＢＩ接口单元和ＩＸ Ｂｕｓ相连接。另外还有一套集成开发环境，可用于对微引擎进行应用开发，它支持汇编和Ｃ编程语言。
（１）ＳｔｒｏｎｇＡＲＭ Ｃｏｒｅ
通过ＳｔｒｏｎｇＡＲＭ Ｃｏｒｅ可实现ＣＰＵ的主要功能，同时可启动系统、管理和控制对网络处理器的其它单元、处理微引擎无法处理的数据包和一些异常状况。
（２）微引擎
微引擎是可编程的３２－ｂｉｔ ＲＩＳＣ处理器，它的指令集是专门针对网络和通信应用而设计的。通过对各个线程进行编程，可单独执行数据包的转发和处理，而无需ＳｔｒｏｎｇＡＲＭ Ｃｏｒｅ干预，因而可减轻ＳｔｒｏｎｇＡＲＭ Ｃｏｒｅ的负担，特别适合高速数据的处理和转发。
（３）ＳＤＲＡＭ单元
ＳＤＲＡＭ单元可提供ＩＸＰ１２００与ＳＤＲＡＭ的接口，最大可支持２５６Ｍ字节的ＳＤＲＡＭ。虽然ＳＤＲＡＭ的访问速度较慢，但存储空间大，因而可用来存储大容量的数据结构（如数据包和路由表等），并可在系统运行时存储操作系统的代码。
（４）ＳＲＡＭ单元
ＳＲＡＭ单元可为三种类型设备提供通用总线接口。
些设备包括最大可达８Ｍ字节的ＳＳＲＡＭ、复位后ＳｔｒｏｎｇＡＲＭ Ｃｏｒｅ执行代码所在的ＦＬＡＳＨ或Ｅ-ＰＲＯＭ等、ＢＯＯＴＲＯＭ设备和其它慢速端口设备（如ＣＡＭ）、加密设备和ＭＡＣ或ＰＨＹ设备的控制状态接口。ＳＲＡＭ访问速度较快，但存储空间小，主要用来存储查找表和缓存描述符等需要快速访问的数据结构。
（５）ＰＣＩ单元
ＰＣＩ单元用于提供与ＰＣＩ设备相连的接口，可用于下载操作系统和配置程序。
（６）ＦＢＩ单元
图１中的哈希单元、ＩＸ总线接口和Ｓｃｒａｃｈｐａｄ内存统称为ＦＢＩ单元。ＩＸＰ１２００通过ＦＢＩ单元和ＩＸ Ｂｕｓ相连，来实现外设与ＩＸＰ１２００之间数据包的收发，以便使微引擎可以访问这些数据包，并利用线程对其进行转发。实际上，ＳｔｒｏｎｇＡＲＭ Ｃｏｒｅ也可以访问这些数据包，并对其进行异常处理或上层协议处理。
２ 以太网上联卡的设计方案
以太网上联卡的基本功能是实现ＡＴＭ信元和以太网帧之间的转发，即从ＬＶＤＳ接口收到来自核心卡的ＡＴＭ信元流后，根据封装协议（如ＲＦＣ１４８３桥接协议）转换成以太网帧，然后建立相应的ＭＡＣ地址与ＡＴＭ ＰＶＣ的对应关系，并通过以太网上联口送往ＩＰ网络；也可以从以太网上联口接收来自ＩＰ网络的以太网帧，然后根据建立的ＭＡＣ地址与ＡＴＭ ＰＶＣ的对应关系，将其转换成ＡＴＭ信元流，再通过ＬＶＤＳ接口送往核心卡。
在上联卡中，ＡＴＭ信元和以太网帧之间的转发是由网络处理器中的微引擎完成的。要使以太网上联卡不成为网络的瓶颈，微引擎必须能以线速来处理数据包（以太网帧或ＡＴＭ信元），即在下一个数据包到来以前，完成对当前数据包的处理。因此，每个数据包的最大允许处理时间应小于数据包之间的间隔时间。
在进行设计时，应根据以太网上联卡具体功能的实现，并结合网络处理器ＩＸＰ１２００所拥有的硬件资源来进行合理的分配使用。这样可以最大限度地发挥系统性能，本设计中，以太网上联卡需要实现以太网接收处理、ＣＲＣ计算产生、ＡＴＭ发送处理、ＡＴＭ接收处理、ＣＲＣ校验、以太网发送等六个主要任务，而由于ＩＸＰ１２００刚好拥有六个微引擎，因此，将这六个单独的任务分配在每个微引擎上，并在处理上将其搭建成多流水线结构的程序架构，可以取得很好的处理效果。图２给出了网络处理器ＩＸＰ１２００的六个微引擎的任务分配方案，该分配方案的整个处理流程可以分为两个方向，一是上行方向，即ＡＴＭ到以太网的数据映射，二是下行方向，即以太网到ＡＴＭ的数据转换。
在上行方向，ＡＴＭ接收引擎把收到的ＡＴＭ信元组装成ＡＡＬ５ ＰＤＵｓ，并根据封装协议转换成以太网帧，同时建立相应的ＭＡＣ地址与ＡＴＭ ＰＶＣ的对应关系，然后送到ＣＲＣ－３２校验队列。接下来由ＣＲＣ－３２校验引擎对队列中的ＰＤＵｓ执行ＣＲＣ校验并把ＰＤＵｓ送到以太网的发送队列。而以太网发送引擎的任务则主要是把发送队列中的以太网帧从以太网上联口发送出去。
在下行方向，以太网接收引擎接收来自以太网上联口的以太网帧，并将其封装成ＡＡＬ５ ＰＤＵｓ后送到ＣＲＣ－３２产生队列，同时根据建立的ＭＡＣ地址与ＡＴＭ ＰＶＣ的对应关系进行查找以得到ＡＴＭ信元头部。接着由ＣＲＣ－３２产生引擎为队列中的ＰＤＵｓ生成ＣＲＣ校验值，并把ＰＤＵｓ送到ＵＢＲ队列。最后由ＡＴＭ发送引擎把ＰＤＵｓ分割（ｓｅｇｍｅｎｔ）成ＡＴＭ信元后，从ＡＴＭ端口发送出去。
３ 以太网上联卡的硬件设计
图３所示是以太网上联卡的硬件电路，该硬件电路主要包括四个部分：以太网处理单元、ＩＸＰ１２００网络处理单元、ＦＰＧＡ控制逻辑单元、ＡＴＭ及ＬＶＤＳ背板总线处理单元。
３．１ 以太网处理单元
以太网处理单元是上联卡的上联处理部分，用于连接路由器或者三层交换机等数据网络设备。该单元主要包括ＲＪ４５接口、变压器隔离电路、ＬＸＴ９７６３以太网物理层芯片和ＩＸＦ４４０ ＭＡＣ层芯片。其中ＲＪ４５接口以及变压器隔离电路是以太网处理接口的标准单元电路，ＬＸＴ９７６３主要完成８０２．３协议中描述的物理层功能，它主要通过ＭⅡ总线和ＩＸＦ４４０芯片相连接。ＩＸＦ４４０芯片主要完成８０２．３协议中描述的ＭＡＣ层功能，同时提供与网络处理器的ＩＸ总线接口，实际上，该芯片是网络处理器中ＩＸ总线的ＳＬＡＶＥ设备。
３．２ ＩＸＰ１２００网络处理单元
ＩＸＰ１２００网络处理单元是整个以太网上联卡的核心，它主要通过ＩＸ总线与外部芯片进行相连，是ＩＸ总线的ＭＡＳＴＥＲ设备，所有的处理软件均运行在网络处理器中。
ＩＸＰ１２００网络处理单元由网络处理器ＩＸＰ１２００及外部芯片（如ＳＤＲＡＭＳＲＡＭＦｌａｓｈ等）构成。ＳＤＲＡＭ和ＳＲＡＭ单元是可共享的智能单元。其中ＳＤＲＡＭ单元可以被ＩＸＰ１２００的ＳｔｒｏｎｇＡＲＭ内核以及微引擎和ＰＣＩ总线上的设备直接访问，这样可以支持ＳＤＲＡＭ与微引擎或ＩＸ总线以及ＰＣＩ总线之间的快速移动数据，而ＳＲＡＭ单元则具有比ＳＤＲＡＭ单元更快的访问时间，通常可以用来存储需要快速查找的表格，以提高性能。
３．３ ＦＰＧＡ控制逻辑单元
由于在英特尔公司所提供的网络处理器解决方案中，外部的数据接口是ＩＸ总线，该总线是英特尔提供的专有数据总线，而以太网上联卡中所采用的ＡＴＭ芯片的外部接口为标准的ＵＴＯＰＩＡ总线。所以，为了实现芯片间的互联，应采用ＦＰＧＡ来完成ＩＸ总线和ＵＴＯＰＩＡ总线间的变换，即在ＩＸ总线端实现ＩＸ总线的ＳＬＡＶＥ接口，在ＡＴＭ端实现ＵＴＯＰＩＡ 总线的ＳＬＡＶＥ接口。通过该ＦＰＧＡ逻辑控制单元可为ＡＴＭ到以太帧的转换提供物理层的控制功能。ＦＰＧＡ逻辑控制单元的实现对于完成以太网上联卡的设计非常关键。
３．４ ＡＴＭ与ＬＶＤＳ背板总线单元
该处理单元主要完成以太网上联卡中的网络处理器单元与背板ＡＴＭ的无缝连接。由于ＤＳＬＡＭ设备的设计核心是基于ＡＴＭ技术，为了将网络处理器单元应用在基于ＡＴＭ的ＤＳＬＡＭ设备中，必须采用该处理单元来实现系统互连。
ＤＳＬＡＭ设备系统中的其它板卡主要用于完成ＡＴＭ交换以及ＡＤＳＬ设备的线路接口。而背板是基于ＬＶＤＳ总线的高速差分总线，它具有抗干扰能力。这对于高密度的ＤＳＬＡＭ设备来说是非常重要的。实际上，上联卡就是通过ＡＴＭ的物理层芯片与高速ＬＶＤＳ总线进行互联，从而使该板卡无缝插接在系统之中。
４ 以太网上联卡的软件设计
以太网上联卡的软件主要运行在网络处理器ＩＸＰ１２００中。为了方便基于网络处理器ＩＸＰ１２００的开发，英特尔公司特别推出了高度集成且具有强大开发能力的开发工具ＳＤＫ２．０。这个开发工具包中包含有ＩＸＰ１２００ Ｄｅｖｅｌｏｐｅｒ ＷｏｒｋＢｅｎｃｈ，是一个集成的开发工具，专门用来写符号微码，并且具有汇编器以及优化设备，还提供了一个不需要硬件的ＩＸＰ１２００模拟器，可支持软件模式下的仿真和调试，因而具备友好的用户接口和调试环境。
网络处理器ＩＸＰ１２００的软件开发主要基于两个层面，一个是高层软件，通常指运行在网络处理器ＩＸＰ１２００ ＳｔｒｏｎｇＡｒｍ内核上的管理软件、路由协议软件以及所有的系统所需任务，这部分软件通常需要一个嵌入式操作系统，目前的开发主要基于Ｌｉｎｕｘ操作系统。另一个层面是底层软件，这部分软件主要运行于六个微引擎之上，可用于完成包的快速处理，包括包的快速转发和基本的二层协议处理等，这部分软件采用微码形式来完成，但应特别注意软件部分的代码优化，即用尽可能少的指令来完成处理。在网络处理器ＩＸＰ１２００中，每个微引擎提供有２ｋ字大小的代码存储空间。此外，每个微引擎中也包含四个线程，这四个线程可构成硬件多线程。由于微引擎内部包含有大量的ＧＰＲ以及ＳＲＡＭ、ＳＤＲＡＭ传输寄存器，因此，在采用微线程进行相对寻址模式时，每个线程都具有自己特定的寄存器组，从而极大地加快了线程切换的速度。在ＩＸＰ１２００中进行微码设计有一个重要原则：即当一个线程在等待资源时，应将该线程切换出去，以让其它线程占用微引擎的处理，这样可进行快速切换，以保证各个线程都能够充分利用微引擎的处理机，而不会因为一个在等待资源线程，造成处理器的浪费。微码的组织也是按照这一原则来进行的。图４所示是高层软件的程序主流程图。高层软件的目的是完成整个硬件和软件的初始化，同时将微码程序加载到网络处理器的六个微引擎中，并启动运行。
底层软件的微码流程分为两个部分，其任务分配和以上讨论的六个微引擎的任务分配一致。它也分为两个方向，即ＡＴＭ到以太网方向和以太网到ＡＴＭ方向。图５所示是其微码的软件流程图。
５ 结束语
本文介绍的基于网络处理器ＩＸＰ１２００的以太网上联卡，已经成功应用于ＤＳＬＡＭ设备中，并解决了ＤＳＬＡＭ设备与ＩＰ网络的高速互联问题。经过测试本卡性能良好，系统运行稳定。
-
-
-
-
szzunzheng | 当前状态：离线
总积分：180 2024年可用积分：0
注册时间： 2007-06-06
最后登录时间： 2009-10-12
-
-
szzunzheng 发表于 2007/9/22 14:40:34
2楼 回复本楼
引用 szzunzheng 2007/9/22 14:40:34 发表于2楼的内容
-