使用ESR补偿LDO
等效串联电阻（ESR）是每个电容共有的特性。可以将电容表示为电阻与电容的串联。
输出电容的ESR在回路增益中产生一个零点，可以用来减少负相移。零点出现的频率值与ESR和输出电容值直接相关：
Fzero＝ 1/(2π×Cout×ESR)
使用上一节的例子，我们假设输出电容值Cout＝10uF而且输出电容的ESR＝1Ω。则零点发生在16kHz。
添加此零点如何使不稳定系统变为稳定系统：
回路的带宽增加了所以0dB的交点频率从30kHz移到了100kHz。到100kHz处该零点总共增加了＋81°相移。也就是减少了PL和P1造成的负相移。
因为极点Ppwr处在500kHz，在100kHz处它仅增加了－11°的相移。累积所有的零、极点，0dB处的总相移现在为－110°。也就是有＋70°的相位裕度，系统非常稳定。
这也就解释了具有正确ESR值的输出电容是可以产生零点来稳定LDO系统的。
ESR 和稳定性
通常所有的LDO都会要求其输出电容的ESR在一定范围之内以保证稳压器的稳定性。LDO制造商会提高一系列由输出电容ESR和负载电流组成的定义稳定范围的曲线：
要解释为什么有这些范围存在，我们会使用前面提到的例子来说明ESR的高低对相位裕度的影响。
高ESR
同样使用上一节提到的例子，我们将假设10uF输出电容的ESR增加为20Ω。这将使零点的频率降低到800Hz。降低零点的频率就会使回路的带宽增加，使它的0dB的交点频率从100kHz变到2MHz。
带宽的增加意味着极点Ppwr会出现在带宽内，可以发现如果同时拿掉该零点和P1或PL中的一个极点，对曲线的形状影响很小。也就是说该回路由发生－90°相移的低频极点和发生－76°相移的高频极点Ppwr共同影响。
尽管还有14°的相位裕度（可能稳定）。但很多测试数据显示，当ESR＞10Ω时由于其它的高频极点的分布（在此简单模型中未表示）很可能会引入不稳定性。
低ESR
具有很低的ESR的输出电容由于一些不同的原因也会产生振荡。继续用上一节的例子，我们把10uF输出电容的ESR降低到50mΩ，则零点的频率会变到320kHz。
不用计算也能知道系统是不稳定的。两个极点P1和PL在0dB处共产生了－180°的相移。因为本系统如果想稳定，则零点应该在0dB点之前提供正相移。然而，因为零点在320kHz处，已经在系统带宽之外了，所以没有起到补偿作用。
输出电容选择
因为输出电容是用来补偿LDO稳压器的，所以选择时必须仔细。基本上所有的LDO应用中引起的振荡都是因为输出电容的ESR过高或过低。
当选择LDO的输出电容时，钽电容通常是最好的选择（除了一些专门设计使用陶瓷电容的LDO，例如：LP2985）。测试一个AVX的4.7uF的钽电容可知它在25℃时ESR为1.3Ω，该值处在稳定范围的中心。
另一点非常重要，AVX电容的ESR在－40℃到＋125℃温度范围内的变化小于2:1。铝电解电容在低温时的ESR会变大很多，所以不适合作LDO的输出电容。
必须注意大的陶瓷电容（≥1uF）通常会用很低的ESR（＜20mΩ），这几乎会使所有的LDO稳压器产生振荡（除了LP2985）。如果使用陶瓷电容就要串联电阻以增加ESR。大的陶瓷电容的温度特性很差（通常是Z5U的），也就是说在工作范围内的温度的上升和下降会使容值成倍的变化。
准LDO补偿
在考虑准LDO稳压器的稳定性和补偿的问题时，我们会考虑到它兼有LDO和NPN稳压器的特性。因为准LDO稳压器利用NPN导通管，它的共集电极组合也就使它的输出极（射极）看上去有相对低的阻抗。
然而，由于NPN的基极是由高阻抗PNP电流源驱动的，所以准LDO的输出阻抗不会达到使用NPN达林顿管的NPN稳压器的输出阻抗那样低。（但是它比真正的LDO的输出阻抗要低）。
也就是说准LDO的功率极点的频率比NPN稳压器的低，因此准LDO也需要一些补偿以达到稳定。当然了这个功率极点的频率要比LDO稳压器的频率高很多，因此准LDO需要更小的电容而且对ESR的要求也不很苛刻。
例如，准LDO LM1085可以输出高达3A的负载电流却只需10uF的钽输出电容来确保稳定性。而且并未提供ESR图，因为在此LDO应用中对电容的ESR要求很宽松。
要求低ESR的LDO
国半确实有像LP2985和LP2989这样要求输出电容使用像表明贴装陶瓷电容一样具有超低ESR的电容。这种电容的ESR可以低到5-10mΩ。这样小的ESR会使典型的LDO稳压器引起振荡。。
为了使LP2985在使用如此低的ESR时仍能够稳定工作，国半已经在芯片内部通过放置钽输出电容来补偿了零点。这样做是为了将可稳定的ESR的上限范围下降。未在内部添加零点的典型LDO的可稳定的ESR的范围一般为100mΩ到5Ω（只适合使用钽电容并不适合使用陶瓷电容）。LP2985的稳定范围是3Ω到500mΩ因此它可以使用陶瓷电容。
要弄清稳定范围上限下降的原因请参考图15。正如以上所提到的，此零点被集成在LDO的内部。因此外部电容产生的零点必须处在足够高的频率，这样就不能使带宽很宽。否则，高频极点会产生很大的相移从而导致振荡。
使用场效益管（FET）的LDO的优点
LDO稳压器可以使用P-FET作为导通管。为了明白使用P-FET LDO的好处，必须先注意到在PNP LDO（如图2）中要驱动PNP功率管就需要基极电流。基极电流由地脚流出并反馈回输入电压的负端。因此，这些基极驱动电流并未用来驱动负载。它在LDO稳压器中耗损的功耗由下式计算：
PWR（BaseDrive）＝Vin×Ibase
需要驱动PNP管的基极电流等于负载电流除以β值（PNP管的增益）。在一些PNP LDO稳压器中该β值一般为15-20（与负载电流相关）。由此基极驱动电流产生的功耗可不是我们期望的（尤其是在电池供电应用中）。使用P-FET可以解决这个问题，因为它的栅极驱动电流很小。
P-FET LDO另一个好处是通过调整FET的导通阻抗可以将稳压器的跌落电压作的很小。对于集成的稳压器而言，在单位面积上制造的FET的导通阻抗会比PNP三极管的导通阻抗低。这就可以在更小封装下产生更大的电流
