您的位置:控制工程论坛网论坛 » 传感器 » 简易数字存储示波器中控制器模块的设计

dingjia

dingjia   |   当前状态:离线

总积分:99  2025年可用积分:0

注册时间: 2008-09-07

最后登录时间: 2010-12-10

空间 发短消息加为好友

简易数字存储示波器中控制器模块的设计

dingjia  发表于 2008/12/4 17:56:59      761 查看 0 回复  [上一主题]  [下一主题]

手机阅读

示波器作为一种有效的信号测试、调试工具,已从二十世纪五六十年代的电子管模拟示波器,发展到目前功能齐全、性能先进的数字存储示波器。但由于数字示波器价格偏高,国内还在普遍使用各种传统模拟示波器。设计一种具有数据采集、模/数转换、数据存储及分析处理的简易逻辑电路,并将该电路与模拟示波器结合起来使用,由普通模拟示波器将被测信号显示出来,这样的示波器即是简易数字存储示波器。

1 简易数字存储示波器的组成结构

通过对简易存储示波器的功能分析,可以得到其组成结构如图1所示。整个系统由控制器模块、人机界面接口、信号输入通道、信号显示模块和数据通信接口组成。由于篇幅所限,本文仅介绍控制器模块的设计。

2控制器模块设计方案

一般来说,控制器模块应该具有以下一些主要功能:在满足触发条件时能启动对被测信号进行采集、存储、显示;

根据被测信号的频率范围确定相应的采样速率;

在对存储的信号进行显示时,可以选择一个合适的速率将存储的信号数据读出并恢复为模拟量;

为了使得A/D在合适的模拟输入信号幅度下进行转换,应能根据垂直灵敏度的要求选择信号调理电路的增益。

能实现上述功能要求的控制器可以有如下3种方案供选择:

(1)用大规模集成电路实现,例如复杂可编程逻辑器件CPLD;

(2)用单片机实现,例如现在流行的MCS-51系列单片机;

(3)用单片机和复杂可编程逻辑器件共同实现。

在上述3种方案中,方案(1)可编程逻辑器件工作速度快,为ns量级,可以满足设计对最高采样速率的要求,但是硬件量大,设计复杂且难度大,调试过程繁琐。方案(2)的优点在于系统规模较小,有一定灵活性,但不适宜于观察高速信号或复杂信号。但因为单片机的工作速度取决于其机器周期,目前12 MHz时钟单片机的机器周期为1μs,在采样速率不是太高的情况下,完全可以满足要求。方案(3)是在单片机的管理下,由复杂可编程逻辑器件CPLD完成高速控制作用,例如对高速信号的采集和存储,而单片机则实现对CPLD及整个简易数字存储示波器的管理。在这里,本着经济实用的原则,而采用方案(2)。

3控制器模块硬件设计

根据控制器的功能,控制器模块应当是以单片机为核心的一个单片机最小系统,本设计采用的单片机是89C52。89C52单片机最小系统主要由8 kB的RAM、地址译码电路、时钟电路、复位电路等几部分组成,其电路原理如图2所示。图中,74HC373为地址锁存器,用于锁存地址信号线的低8位地址;6264为8 kB的数据存储器,用于对信号采样数据进行存储,因此需要13根地址线进行寻址;74HCl38则为译码器,采用全地址译码方式,译码输出用于选通各个相应芯片并在单片机的作用下进行相关操作。

片内RAM单元设定如表1所示。

片外扩展RAM单元与接口电路的地址分配如下:

6264的存储空间为:0000H~1FFFH。

D/A转换接口电路的片选信号:Y轴:2000H~3FFFH;X轴:4000H~5FFFH。

D/A转换接口电路数据传输选通信号(XFER):6000H~7FFFH.

增益选择信号锁存器选通信号:8000H~9FFFH。

扫速选择信号锁存器选通信号:0A000H~0BFFFH。

4控制器模块软件设计

软件设计的程序流程如图3所示。在软件中,为了使程序简洁、运行可靠,采用自顶向下的编程方法,充分利用系统的中断功能,充分使用子程序。

5 结 语

本设计是针对被测信号的频率较低的情况进行的,控制器模块以单片机为核心,缩小了系统规模,降低了系统成本,并具有一定的灵活性。

1楼 0 0 回复