-
-
手机阅读
低功耗设计的目的是降低集成电路芯片的整体动态和静态功耗，这是实现下一代应用的关键方面。此过程涉及降低动态和静态功率。动态功率包括开关和短路功率分析，而静态功率主要包括漏电流分析。在IC制造工艺基于90nm至16nm技术的那几年，设计人员的注意力集中在降低漏电功率上，因为它的重量（85%至95%）大于动态功率（10%至15%）。随着随后从16nm到14nm的过渡，功率方程发生了变化;泄漏功率得到了很好的控制，而动态功率则成为一个更重要的问题。首先，这是由于从平面到FinFET晶体管架构的过渡，这是一种建立在基板上的多门器件，其中栅极放置在通道的两侧，三侧或四侧或缠绕在通道周围，形成双栅极甚至多栅极3D结构。在接下来的几年中，电子制造领域的不断进步将导致7，5甚至3nm的制造工艺，再次将泄漏功率的重要性推向前台。
-
引用 yanjq 2023/4/10 15:14:48 发表于2楼的内容
-
-
-
-
dongaxin19 | 当前状态：在线
总积分：864 2024年可用积分：0
注册时间： 2008-02-04
最后登录时间： 2023-08-30
-
-
dongaxin19 发表于 2023/4/10 17:58:46
3楼 回复本楼学习
引用 dongaxin19 2023/4/10 17:58:46 发表于3楼的内容
-
-
引用 ibecc 2023/4/11 15:59:23 发表于4楼的内容