-
-
手机阅读
1. 集成电路设计方法回顾
自从计算机被引入集成电路设计领域以来，集成电路的计算机辅助设计给电子行业带来了蓬勃的生命力，而随着计算机软件技术的不断进步，集成电路设计软件不断改进，伴随着设计方法的不断改进。版图设计 在集成电路发展初期，电路设计都从器件的物理版图设计入手。版图设计一直是一个费时费力又十分关键的工。最初人们仅仅是利用计算机来进行版图设计，实际上是利用计算机对图形的调用、移动、旋转、缩放、修改、重复等操作能力，快速精确地绘制出满足精度要求的版图。经过进一步的检查和调整，形成适合于制版需要的版图数据文件。
门级设计 随着计算机软件技术的进步，各种模拟软件特别是自动布局布线工具先后问世，使得人们可以直接从门级来进行设计，即在门级给出电路描述，通过功能和时序仿真，然后利用自动布局布线工具实现版图。因此，门级设计的关键是设计的自动布局布线，或者说是版图综合。
RTL设计 随着集成电路的规模不断变大，设计的复杂性不断提高，从门级着手进行设计的方法变得越来越不适用，于是RTL设计方法应运而生。RTL 设计首先是用RTL硬件描述语言描述所要设计的电路，然后通过RTL仿真，利用逻辑综合工具将RTL 级描述转化为门级网表，再利用自动布局布线工具来实现最终所需要的版图。因此，RTL设计的关键是逻辑综合。
行为综合设计 行为综合设计是指首先给出芯片的行为描述，经过功能仿真，再利用行为综合工具将其自动转化为可综合的RTL级HDL描述，最后由EDA工具完成整个芯片设计。因此，行为综合设计的关键是行为综合。
集成电路设计的发展特点是通过不断提高设计抽象层次来达到提高设计效率的目的，每个阶段的的变换都使设计业经历了一次革命。
随着半导体工艺技术的不断进步，芯片的设计规模越来越大，特别是进入0.18微米以后，已经可以在一个芯片上实现一亿个门的设计规模。这样规模的电路完全可以将一个完整的电子系统在单个的芯片上来实现，于是便出现了所谓的系统芯片（SOC, Systom-on-chip) ，并成为IC产业界广泛关注的焦点，是未来集成电路的发展趋势。
2. SOC技术主要特性及关键技术
目前，对SOC的定义有多种，但比较一致的认为，一个SOC集成电路芯片应具备五方面的特性：实现复杂系统功能的超大规模集成电路；采用超深亚微米工艺技术；使用一个或数个嵌入式CPU或数字信号处理器；具备外部对芯片进行编程的功能；主要采用第三方的IP核进行设计。SOC技术主要包含有三个关键的支持技术：软硬件的协同设计技术，IP核生成及复用技术和超深亚微米集成电路技术。
3. SOC技术对集成电路产业的影响
目前，SOC技术的研究正处在春秋战国时期，实际上为全球集成电路产业，特别是从事集成电路设计技术研究的组织和个人提供了一次重新洗牌的机会，一批新兴的企业将会得益于这一技术进步，成为SOC时代的宠儿。具体对集成电路产业的影响主要有以下三个方面：
（1）SOC技术对设计者知识结构的要求促使集成电路整机企业与集成电路设计企业更紧密的结合。SOC是实现复杂功能的超大规模集成电路，在这样高的集成度下，设计的难度已变得非常高，要求芯片的设计者不仅需要具备集成电路的知识，更要具备系统的知识，也要对芯片的应用有透彻的了解，从而对设计者的知识结构提出了更高的要求，促使集成电路设计企业与整机企业更紧密的合作，相互促进。
（2）SOC技术的出现促使集成电路设计业进一步分工，微电子产业竞争进入智力竞争和知识产权竞争的高级阶段。SOC要求设计者必须充分考虑市场竞争的压力，最大限度地缩短设计周期，所以凡事从零做起的思路不再适应这种新情况，而采用前人成功的设计经验和设计技术则成为明智的选择，这就促使IC设计业进一步分化出专攻IP的无芯片半导体公司Chipless和IP供应商，这标志着IC产业的竞争已经由技术竞争、资本竞争进入到以智力竞争、知识产权竞争的高级竞争阶段。
（3）SOC技术的出现直接导致IP核的商业化，从而对集成电路知识产权保护提出了更高的要求。
用SoC 技术设计系统芯片，一般先要进行软硬件划分，将设计基本分为两部分：芯片硬件设计和软件协同设计。芯片硬件设计包括：
1．功能设计阶段。
设计人员产品的应用场合，设定一些诸如功能、操作速度、接口规格、环境温度及消耗功率等规格，以做为将来电路设计时的依据。更可进一步规划软件模块及硬件模块该如何划分，哪些功能该整合于SOC 内，哪些功能可以设计在电路板上。
2．设计描述和行为级验证
能设计完成后，可以依据功能将SOC 划分为若干功能模块，并决定实现这些功能将要使用的IP 核。此阶段将接影响了SOC 内部的架构及各模块间互动的讯号，及未来产品的可靠性。决定模块之后，可以用VHDL 或Verilog 等硬件描述语言实现各模块的设计。接着，利用VHDL 或Verilog 的电路仿真器，对设计进行功能验证（function simulation，或行为验证 behavioral simulation）。注意，这种功能仿真没有考虑电路实际的延迟，但无法获得精确的结果。
3．逻辑综合
确定设计描述正确后，可以使用逻辑综合工具（synthesizer）进行综合。综合过程中，需要选择适当的逻辑器件库（logic cell library），作为合成逻辑电路时的参考依据。硬件语言设计描述文件的编写风格是决定综合工具执行效率的一个重要因素。事实上，综合工具支持的HDL 语法均是有限的，一些过于抽象的语法只适于做为系统评估时的仿真模型，而不能被综合工具接受。逻辑综合得到门级网表。
4．门级验证（Gate-Level Netlist Verification）
门级功能验证是寄存器传输级验证。主要的工作是要确认经综合后的电路是否符合功能需求，该工作一般利用门电路级验证工具完成。注意，此阶段仿真需要考虑门电路的延迟。
5．布局和布线
布局指将设计好的功能模块合理地安排在芯片上，规划好它们的位置。布线则指完成各模块之间互连的连线。注意，各模块之间的连线通常比较长，因此，产生的延迟会严重影响SOC的性能，尤其在0.25 微米制程以上，这种现象更为显著。
1楼
0
0
回复
自从计算机被引入集成电路设计领域以来，集成电路的计算机辅助设计给电子行业带来了蓬勃的生命力，而随着计算机软件技术的不断进步，集成电路设计软件不断改进，伴随着设计方法的不断改进。版图设计 在集成电路发展初期，电路设计都从器件的物理版图设计入手。版图设计一直是一个费时费力又十分关键的工。最初人们仅仅是利用计算机来进行版图设计，实际上是利用计算机对图形的调用、移动、旋转、缩放、修改、重复等操作能力，快速精确地绘制出满足精度要求的版图。经过进一步的检查和调整，形成适合于制版需要的版图数据文件。
门级设计 随着计算机软件技术的进步，各种模拟软件特别是自动布局布线工具先后问世，使得人们可以直接从门级来进行设计，即在门级给出电路描述，通过功能和时序仿真，然后利用自动布局布线工具实现版图。因此，门级设计的关键是设计的自动布局布线，或者说是版图综合。
RTL设计 随着集成电路的规模不断变大，设计的复杂性不断提高，从门级着手进行设计的方法变得越来越不适用，于是RTL设计方法应运而生。RTL 设计首先是用RTL硬件描述语言描述所要设计的电路，然后通过RTL仿真，利用逻辑综合工具将RTL 级描述转化为门级网表，再利用自动布局布线工具来实现最终所需要的版图。因此，RTL设计的关键是逻辑综合。
行为综合设计 行为综合设计是指首先给出芯片的行为描述，经过功能仿真，再利用行为综合工具将其自动转化为可综合的RTL级HDL描述，最后由EDA工具完成整个芯片设计。因此，行为综合设计的关键是行为综合。
集成电路设计的发展特点是通过不断提高设计抽象层次来达到提高设计效率的目的，每个阶段的的变换都使设计业经历了一次革命。
随着半导体工艺技术的不断进步，芯片的设计规模越来越大，特别是进入0.18微米以后，已经可以在一个芯片上实现一亿个门的设计规模。这样规模的电路完全可以将一个完整的电子系统在单个的芯片上来实现，于是便出现了所谓的系统芯片（SOC, Systom-on-chip) ，并成为IC产业界广泛关注的焦点，是未来集成电路的发展趋势。
2. SOC技术主要特性及关键技术
目前，对SOC的定义有多种，但比较一致的认为，一个SOC集成电路芯片应具备五方面的特性：实现复杂系统功能的超大规模集成电路；采用超深亚微米工艺技术；使用一个或数个嵌入式CPU或数字信号处理器；具备外部对芯片进行编程的功能；主要采用第三方的IP核进行设计。SOC技术主要包含有三个关键的支持技术：软硬件的协同设计技术，IP核生成及复用技术和超深亚微米集成电路技术。
3. SOC技术对集成电路产业的影响
目前，SOC技术的研究正处在春秋战国时期，实际上为全球集成电路产业，特别是从事集成电路设计技术研究的组织和个人提供了一次重新洗牌的机会，一批新兴的企业将会得益于这一技术进步，成为SOC时代的宠儿。具体对集成电路产业的影响主要有以下三个方面：
（1）SOC技术对设计者知识结构的要求促使集成电路整机企业与集成电路设计企业更紧密的结合。SOC是实现复杂功能的超大规模集成电路，在这样高的集成度下，设计的难度已变得非常高，要求芯片的设计者不仅需要具备集成电路的知识，更要具备系统的知识，也要对芯片的应用有透彻的了解，从而对设计者的知识结构提出了更高的要求，促使集成电路设计企业与整机企业更紧密的合作，相互促进。
（2）SOC技术的出现促使集成电路设计业进一步分工，微电子产业竞争进入智力竞争和知识产权竞争的高级阶段。SOC要求设计者必须充分考虑市场竞争的压力，最大限度地缩短设计周期，所以凡事从零做起的思路不再适应这种新情况，而采用前人成功的设计经验和设计技术则成为明智的选择，这就促使IC设计业进一步分化出专攻IP的无芯片半导体公司Chipless和IP供应商，这标志着IC产业的竞争已经由技术竞争、资本竞争进入到以智力竞争、知识产权竞争的高级竞争阶段。
（3）SOC技术的出现直接导致IP核的商业化，从而对集成电路知识产权保护提出了更高的要求。
用SoC 技术设计系统芯片，一般先要进行软硬件划分，将设计基本分为两部分：芯片硬件设计和软件协同设计。芯片硬件设计包括：
1．功能设计阶段。
设计人员产品的应用场合，设定一些诸如功能、操作速度、接口规格、环境温度及消耗功率等规格，以做为将来电路设计时的依据。更可进一步规划软件模块及硬件模块该如何划分，哪些功能该整合于SOC 内，哪些功能可以设计在电路板上。
2．设计描述和行为级验证
能设计完成后，可以依据功能将SOC 划分为若干功能模块，并决定实现这些功能将要使用的IP 核。此阶段将接影响了SOC 内部的架构及各模块间互动的讯号，及未来产品的可靠性。决定模块之后，可以用VHDL 或Verilog 等硬件描述语言实现各模块的设计。接着，利用VHDL 或Verilog 的电路仿真器，对设计进行功能验证（function simulation，或行为验证 behavioral simulation）。注意，这种功能仿真没有考虑电路实际的延迟，但无法获得精确的结果。
3．逻辑综合
确定设计描述正确后，可以使用逻辑综合工具（synthesizer）进行综合。综合过程中，需要选择适当的逻辑器件库（logic cell library），作为合成逻辑电路时的参考依据。硬件语言设计描述文件的编写风格是决定综合工具执行效率的一个重要因素。事实上，综合工具支持的HDL 语法均是有限的，一些过于抽象的语法只适于做为系统评估时的仿真模型，而不能被综合工具接受。逻辑综合得到门级网表。
4．门级验证（Gate-Level Netlist Verification）
门级功能验证是寄存器传输级验证。主要的工作是要确认经综合后的电路是否符合功能需求，该工作一般利用门电路级验证工具完成。注意，此阶段仿真需要考虑门电路的延迟。
5．布局和布线
布局指将设计好的功能模块合理地安排在芯片上，规划好它们的位置。布线则指完成各模块之间互连的连线。注意，各模块之间的连线通常比较长，因此，产生的延迟会严重影响SOC的性能，尤其在0.25 微米制程以上，这种现象更为显著。