-
-
手机阅读
上拉电阻就是把不确定的信号通过一个电阻钳位在高电平，此电阻还起到限流的作用。同理，下拉电阻是把不确定的信号钳位在低电平。上拉电阻是指器件的输入电流，而下拉指的是输出电流。 g="T"<q7+Lh
那么在什么时候使用上、下拉电阻呢？ k!nS-H{^
>[Rs{(:_A
1、当TTL电路驱动CMOS电路时，如果TTL电路输出的高电平低于CMOS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 okZ]i%H
D6]6@FgV
2、OC门电路必须加上拉电阻，以提高输出的搞电平值。 oc |E@Y@xP
^*M 2Q%[A
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 7[sGS.%z
QF*I"
4、在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻降低输入阻抗，提供泄荷通路。 _:8h@
I6MV,QN\
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限，增强抗干扰能力。 Ol ws.B
/T 7
6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。 og4 y=
s*7H \sP
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。 ImGNtN
另外，上拉电阻阻值的选择原则包括: ]&D`HEP
_&P"FFD`
1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。 a1AZj(ij8
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。 9-1@>e5g:
3、对于高速电路，过大的上拉电阻可能边沿变平缓。 qc$/QM2d m
fN <bWv.
综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理。
那么在什么时候使用上、下拉电阻呢？ k!nS-H{^
>[Rs{(:_A
1、当TTL电路驱动CMOS电路时，如果TTL电路输出的高电平低于CMOS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 okZ]i%H
D6]6@FgV
2、OC门电路必须加上拉电阻，以提高输出的搞电平值。 oc |E@Y@xP
^*M 2Q%[A
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 7[sGS.%z
QF*I"
4、在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻降低输入阻抗，提供泄荷通路。 _:8h@
I6MV,QN\
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限，增强抗干扰能力。 Ol ws.B
/T 7
6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。 og4 y=
s*7H \sP
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。 ImGNtN
另外，上拉电阻阻值的选择原则包括: ]&D`HEP
_&P"FFD`
1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。 a1AZj(ij8
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。 9-1@>e5g:
3、对于高速电路，过大的上拉电阻可能边沿变平缓。 qc$/QM2d m
fN <bWv.
综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理。