您的位置:控制工程论坛网论坛 » 嵌入式系统 » 电磁兼容的设计方法介绍(三)

218hty

218hty   |   当前状态:在线

总积分:9071  2024年可用积分:0

注册时间: 2006-08-18

最后登录时间: 2019-06-25

空间 发短消息加为好友

电磁兼容的设计方法介绍(三)

218hty  发表于 2007/1/23 11:30:56      957 查看 0 回复  [上一主题]  [下一主题]

手机阅读

七﹑阻抗的大小
     在前次的共模和异模讨论中有提到﹐共模Vcm电压的产生﹐是和共模电流及接地阻抗的大小有关﹐也就是
           VCM = ICM X RG
一般来说Icm的电流往往不是我们所能控制﹐但是RG却是可以透过接地和屏蔽的方式来降低﹐因为能适当的降低RG﹐则相对的VCM就会降低﹐而噪声的辐射自然就跟着减小﹐至于要使得ICM 降低﹐通常要处理到时脉频率(Clock)以及IC组件上的电压﹐这样往往会明显影响到产品的功能和稳定性﹐除非不得已一般是不考虑如此的做法。
        从阻抗的观点来看﹐首先就是要讨论到电路板上的阻抗﹐就是一般典型的layout走线﹐每英寸(Inch)约有20nH的电感存在﹐也就是2.45公分长的走线﹐其线上所存在的电感将近有20nH。
        线上的阻抗跟对策有很大的关系﹐很多问题就在这个地方﹐通常要注意的有两个问题﹐第一个就是电感﹐第二个就是频率。
        从电感上来说﹐当走线愈长则相对上的电感也就会愈高﹐这就是一般在Layout时常常会提到的一个观念﹐Clock的走线要尽量短不可走的太长﹐不过实际的layout上也不一定是如此。
       另外一个重点就是从频率的角度来看﹐假设信号是跑1MHz时﹐线上的阻抗为1Ω ﹐那幺当信号变成100MHz时﹐则线上的阻抗便不会是1 Ω ﹐可能变成100 Ω ﹐而当信号变成1GHz时﹐那这时的阻抗可能达到1000 Ω 。
       这个1K Ω的阻抗﹐会使得原先相对于1MHz的VCM﹐增加了1000倍的电压强度﹐也就是同样的电路layout﹐但是跑不同的信号频率时﹐整个噪声的能量是不同。 
       这也就是为什幺从一般的电路设计圈﹐往往根本无法看出EMI的问题﹐因为电路图上所考虑的都是Clock信号的处理﹐并不是针对高频谐波的噪声所规划﹐因此很难从产品设计的电路图要找出EMI的问题﹐如果信号是跑1MHz﹐从电路图上可以逐步的确认其信号的流向以及特性﹐但是相对于1000MHz的谐波噪声﹐则根本完全无法从电路图中分析得来﹐因为它的路径和方向﹐并不是照着电路图的信号径流程来走。
     另外一个最常被忽略的阻抗问题﹐就是接触压力的问题﹐很多金属产品在机壳接缝和密合的地方﹐看起来虽然皆有导通﹐事实上对高频的噪声来说﹐可能还是没有完全导通﹐也就是它所存在的阻抗很大。
 

      很多人会习惯用电表﹐去量两个接触是否有导通﹐事实上电表的导通只是针对直流电去测量﹐这和实际上跑的100MHz或是1GHz噪声是不同的﹐接触压力的阻抗﹐会随着两金属面之间压力的增加而降低﹐一般来说﹐用销螺丝上锁来固定两金属面接触的方法﹐这时的压力阻抗是最小。
        而常常被用来做为加强接地及屏蔽效果的铜箔或铝箔﹐在使用上也必须要注意﹐正确的铜箔贴完后﹐要用力的把它压平(铜箔压平时﹐千万别直接用手去压﹐容易割伤)﹐因为铜箔的胶虽然是导电胶﹐但是没有把铜箔压到很平﹐对高频的阻抗会有很大的差别﹐有时在噪声的抑制的效果甚至会差到10dB以上。
  
 
  图十二即为一个图标的说明﹐在两个金属面之间所存在的压力阻抗﹐左图为两金属面并没有很强的密合压力﹐这时虽然低频都有导通﹐可是对高频的信号来说﹐只有部分的导通﹐而在右图因为两金属面间能有密合的压力存在﹐所以高低频的导通效果都很好。
       阻抗低除了相对所产生的共模电压降低外﹐对于一些高频噪声导流到大的接地面上﹐也是有很大的帮助﹐在许多高噪声的组件上﹐一般的处理除了隔离的方式外都是用疏导的方法﹐如果隔离无法达到降低噪声的效果﹐则可以使用疏导的方式﹐让组件上的噪声能快速的流到大的接地面上﹐这时如果彼此连接的阻抗很高﹐则这些组件上的噪声就不容易快速的流到接地面。
八﹑典型电路应用的说明
        在讨论了许多共模﹑异模和阻抗的问题﹐这里我们针对一个典型的电路来做一个说明。
        事实上常常处理EMI修改的工程人员﹐都了解一件事情﹐就是实务上的对策方法和一般书本文章介绍的方法﹐都有很大的一段距离﹐这是因为通常在研究讨论时﹐为了方便起见﹐一开始就会省略了许多的参考因素﹐但是实际上的电子产品不可能是如此的。
       在此我们以图十三的一个典型的电路来说明﹐在图中有两个反向器分别处理不同的信号﹐反向器1是当作一个时脉的缓衡器(clock buffer)﹐而反向器2则是在I/O电缆上驱动一个输出信号﹐在电路板上的电源供应的铜线﹐其每英寸约有20nH﹐对100MHz频率而言﹐走线的阻抗每英寸约在10到20之间。
        由于这两个反向器都是使用相同的Vcc及Ground回路﹐所以即使在输出的反向器2﹐其本身所驱动的是一个没有震荡的信号﹐但是反向器1所产生的共模电压﹐还是会透过走线﹐使得反向器2输出信号随着时脉信号而上下震荡。
        此共模信号的能量是和反向器2无关﹐在这个例子中﹐ 其可能达到200 milli伏特﹐这种电压所产生的辐射﹐很容易超过一般EMI的限制规格。
   这个例子说明了我们在对策时﹐很容易忽略的问题﹐许多人在发现I/O部分噪声很高﹐就会把修改的重点放在反向器2的上面﹐ 但是事实上﹐整个共模噪声电压主要是由反向器1所造成。
 如果从Vcc及Ground回路的观点来看﹐可以很清楚的了解﹐由于反向器2的电源的和接地都是从反向器1这边过来的﹐所以对整个噪声信号﹐如果由反向器2的角度看﹐相当于一个loop的回路存在﹐当这个回路愈大﹐则在I/O部分所辐射的噪声能量也会更强。
 
  
 
 
若没有把整个问题了解﹐则可能会花很多的时间在反向器2上做抑制处理﹐这时你会发现不管怎样的衰减信号﹐却都是没有效果﹐因为噪声源并不是在这边。
       在图十三中还有个重点﹐就是外接的屏蔽电缆﹐大部分的人都知道屏蔽电缆的接地包覆层﹐要能够充分大面积(360度)整个屏蔽的效果才会好。
       但是在这个例子中﹐可以看到图的最右边﹐其屏蔽层(虚线部分)是连接到产品的电路板上的接地点﹐也就是Vg的点﹐这种接地的方法是错误的﹐这样反而会使得I/O屏蔽电缆上辐射的噪声更高。
       这一点也是许多工程人员犯错的地方﹐因为I/O屏蔽电缆的接地﹐必须谨慎的选择干净大面积的接地﹐也就是在图中最右边金属机壳的接地相当于大地﹐这样才能发挥屏蔽的效果。
       若把I/O屏蔽电缆接到电路板上的接地点﹐由前面的讨论中已经知道﹐在这个接地上存在着许多的共模电压噪声﹐这时原先存在的这些共模电压﹐都会透过屏蔽电缆的接地层辐射到空中﹐而使得噪声变的更高﹐因此接地对电磁干扰的抑制虽然很重要﹐不过不正确的接地反而会使得辐射变得更大。
       要如何事先判断电路中﹐哪些接地是比较好哪些是比较差﹐通常是非常困难的﹐而且常常也容易误判﹐但在实务运用上﹐一般倒是很简单﹐也就是我们只要将接地隔离以及接触﹐然后直接比较这两种情形下﹐产品所辐射出来噪声的高低﹐很快就能知道是否需要加强接地效果或者根本不能在这一点下地。
       就是说如果把某个接地点连接后﹐在实际测试时﹐发现噪声并没有如预期中的降低反而升高﹐那幺这个接地点就是不能下地的点﹐而如果将某个接地点连接后﹐实际测试时﹐噪声明显的降低那幺这个点就是良好的接地点。
       当然这些方法已经是属于事后的判断﹐有时对于产品设计上并没有多大的帮助跟了解﹐不过透过这种正确的判断方法﹐可以在后继的产品改版设计中﹐正确的找到问题并且妥善的处理。
       图十三我们可以把它简化成一个较简单理想的电路来看﹐这样更能容易了解﹐我们可以把它看成一个浮动的震荡器﹑一条附加的线和一条地线如图十四。
 

 

 这个图的左边相当于把图十三简化后的情形﹐而右边则是把它分解成为一个纯的异模成分和一个纯的共模成分。
       一般来说﹐异模的辐射和共模相比较是相对较小﹐也就是大部分的噪声辐射往往都是从共模中所产生﹐在图十三的右边我们可以看到﹐共模信号是和存在的共模电压和天线的有效长度成正比﹐而由电流回路产生的辐射﹐也是正比于这些电流所流经过回路的面积﹐另外共模电压由前面的讨论中可以知道﹐它又跟线上的阻抗有关系。
        这些分析对实际上产品的EMC设计有什幺帮助呢﹖我们可以归纳一下整个共模辐射到底和哪些因素有关 系呢﹖
       第一个就是共模电压﹐而这个共模电压又和整个线上所存在的阻抗有关系﹐第二个是电流的回路﹐当这个电流回路所绕的面积愈大﹐则其所产生的辐射疚会愈强﹐最后一个就是天线的有效长度﹐因为所有的噪声辐射能量﹐都要透过天线的机制才能将能量传递到空中﹐这三个重点其实就是EMC设计及对策时﹐所最需要处理注意的地方。

1楼 0 0 回复